Il progetto ha due obiettivi:
- estendere la teoria della astrazione di modelli RTL in modelli TLM nel caso di descrizioni RTL gerarchiche;
- estendere l’ambiente di verifica per SW embedded denominato radCHECK con un modulo per la generazione automatica di sequenze di test basato sul testbench specification language.