OPTImizing dependability via MUtation analysis for Microelectronics (OPTIMUM) - Joint Project 2007

Data inizio
1 gennaio 2011
Durata (mesi) 
12
Dipartimenti
Informatica, Ingegneria per la medicina di innovazione
Responsabili (o referenti locali)
Fummi Franco
Parole chiave
Mutation analysis, Mutation testing, Verification, Testing, Information and communication technology, Embedded systems

Il progetto ha lo scopo di sviluppare un ambiente ed una metodologia per l'analisi della dependability e per la simulazione di sistemi embedded di rete, mirando, in particolare, agli aspetti di safety e robustness. Questi due aspetti sono di fondamentale importanza per i sistemi embedded applicati in ambienti critici, come ad esempio nel settore automotive, dove l'obiettivo dei produttori (ad esempio, STMicroelectronics) è quello di produrre sistemi che falliscono con una frequenza inferiore a 1-10 volte all'ora. L'ambiente che si vuole sviluppare sarà basato su una piattaforma di co-simulazione hardware/software/network (HSN) ed su un generatore automatico di sequenze di test (Laerte++) in via di sviluppo da parte del gruppo ESD dell'Università di Verona abbinato ad un tool di mutation analysis sviluppato da Certess (Certitude). L'obiettivo principale del progetto consiste nel mappare il modello di mutazioni, implementato da Certitude, in guasti reali che possono compromettere la progettazione e la produzione dei sistemi dedicati di rete e nella definizione di nuovi modelli di mutazioni per far fronte all'identificazione di errori di progettazione (safety) e tolleranza ai guasti (robustness). Infine, si vogliono sviluppare una serie di strategie efficienti per accelerare il processo di mutation analisis nonché un simulatore di guasti paralleli (PAE) da integrare con Certess e Laerte++. In questo schema, HSN sarà usato per modellare il comportamento dei sistemi embedded di rete a diversi livelli di astrazione in modo da poter valutare l'effetto di ogni guasto modellato. L'efficacia dell'ambiente che si vuole sviluppare sarà dimostrata valutando il grado di dependability di sistemi embedded reali usati nel settore automotive, forniti da un produttore di circuiti integrati identificato da Certess.

Enti finanziatori:

Ateneo
Finanziamento: assegnato e gestito dal Dipartimento
Programma: PROGATENEO - Progetti d'Ateneo
STM Products s.r.l.
Finanziamento: assegnato e gestito dal Dipartimento
Programma: PROGATENEO - Progetti d'Ateneo

Partecipanti al progetto

Andrea Acquaviva
Nicola Bombieri
Professore ordinario
Simone Camporeale
Franco Fummi
Professore ordinario
Cristina Marconcini
Graziano Pravadelli
Professore ordinario
Condividi